许多东说念主第一反馈是：摩尔定律还没搞显然呢，怎样又来了个新的？别急，我们用盖屋子打个譬如，一听就懂。

以前几十年，芯片界一直推拿尔定律的套路走：晶体管像平房一样铺在地上，想多塞点晶体管，就得把每个晶体管作念小。从10nm缩到7nm，再缩到5nm、3nm，这叫“微缩工艺”。每削弱一步，同面积下晶体管密度就翻一倍，性能也往上翻。

但这个玩法有个硬门槛：到了5nm以下，必须用EUV光刻机。而EUV光刻机，偏巧被卡了脖子。

华为此次提倡的韬定律，换了个想路——不拚命削弱晶体管了，而是把平房改成楼房。晶体管不错往上堆叠，一层变两层，两层变三层。一样的7nm工艺，底本只可放100万个晶体管，咫尺叠两层就能放200万个，性能径直翻倍。

按照华为公布的数据，在固定制程下，这种“逻辑折叠”技能能让晶体管密度阶段性普及55%，能效普及41%。首款给与这项技能的，将是本年秋季发布的麒麟芯片。用等效7nm的训诲工艺，晶体管密度能达到238MTr/mm²——小心，这但是3nm才有的水平。

更让东说念主吃惊的是背面的数字：到2031年，用一样的7nm工艺，通过逻辑折叠，晶体管密度能作念到400+MTr/mm²，滚球app主频跑到5.0GHz。换算一下，异常于咫尺的1.4nm致使更高。

也即是说，在不使用EUV光刻机的前提下，这条路能一直走到等效1.4nm。

音信一出，许多东说念主合计EUV光刻阴私凉了。毕竟好意思国这些年卡脖子，主要即是卡EUV。咫尺华为绕以前了，那卡住还有啥趣味？

但沉静下来想一想，事情没那么毛糙。这里藏着两个疑问。

第一个数字：散热。晶体管叠起来像盖高楼，楼越高，热量越难散。AMD以前搞过雷同的3D堆叠技能，成果发烧量大得离谱，CPU得配大电扇、水冷能力压住。手机芯片里可莫得电扇，若是发烧严重，性能再强也用不上。这个问题怎样责罚，咫尺还莫得明确的说法。

第二个数字：敌手也能用。你猜想的逻辑折叠，台积电、三星难说念想不到吗？他们本来就有1.4nm的先进工艺，再叠上两层，那就不叫1.4nm了，径直奔着0.7nm、0.5nm去了。这么一来，差距不仅没削弱，反而可能拉得更大。

是以，韬定律的出现，如实给国产芯片提供了一条毋庸EUV也能往前走的路，这是善事。但它不是全能药，散热问题、敌手的同步升级问题，齐是绕不开的坎。

先让枪弹飞一刹吧。本年秋天滚球app，第一颗用上这项技能的麒麟芯片就会亮相，到时间是骡子是马，拉出来遛遛就知说念了。